Es viejo el chipset pero tiene cerca de 70.000 Les por lo que entra el core de snes una muestra la tenemos en las pantallas que he tomado.
Es un reto muy interesante el hecho de que realice la síntesis correctamente y transmite buenas sensaciones, dado que al pasar todos los "IP Commponents" a cyclone II han tragado sin problema alguno.
Fuentes originales de snes:
https://github.com/srg320/FpgaSnes
Y hay problemas no hay suerte por ahora, aunque el diseño pudiera entrar en su totalidad en la placa de2_70, usando un cyclone II la implementación usa muchos bloques de bram.
Problema existe en el límite de la bram usada por la snes:
Código: Seleccionar todo
Error (170048): Selected device has 250 RAM location(s) of type M4K. However, the current design needs more than 250 to successfully fit
Info (170057): List of RAM cells constrained to M4K locations
Info (170000): Node "lcd:lcd|lcdbuf:lcdbuf|altsyncram:altsyncram_component|altsyncram_afl1:auto_generated|altsyncram_sjl1:altsyncram1|ram_block2a105"
Info (170000): Node "lcd:lcd|lcdbuf:lcdbuf|altsyncram:altsyncram_component|altsyncram_afl1:auto_generated|altsyncram_sjl1:altsyncram1|ram_block2a106"......
https://www.mouser.es/ProductDetail/Int ... 91XoynZA==
https://www.digikey.com/product-detail/ ... ND/1468685
Y en la memoria interna de la fpga tenemos que:
EP3C55F484C8 -->2396160 bit
EP2C70F896C6 -->1152000 bit
se ha portado con exito al mister el cual tiene las siguientes características:
https://www.mouser.es/ProductDetail/Int ... XetA%3D%3D
5CSEBA6U23I7N -->Embedded Block RAM - EBR: 621 kbit
-->Distributed RAM: 6151 kbit