Fecha actual 26 Nov 2020, 07:04

  • Temas
    Mensajes
    Último mensaje
  • Temas
    Mensajes
    Último mensaje
  • Temas
    Mensajes
    Último mensaje
  • Temas
    Mensajes
    Último mensaje
  • General
    Temas de diseño con HDL que no dependen de un lenguaje en particular, o que pueden aplicarse a cualquier lenguaje (diseño óptimo de FSM, optimizaciones para facilitar el timing closure, etc). Si hay que poner algún ejemplo podrá usarse VHDL o Verilog (o idealmente, el mismo ejemplo en ambos lenguajes)
    11 Temas
    58 Mensajes
    Último mensaje Re: FPGA para novatos
    por macario Ver último mensaje
    11 Abr 2020, 18:24
  • VHDL
    Diseño HDL con este lenguaje. Entidades y testbenchs. Estilo de codificación. Trucos, etc,
    0 Temas
    0 Mensajes
    No hay mensajes
     
  • Verilog / SystemVerilog
    Diseño HDL con este lenguaje. Módulos y testbenchs. Estilos y trucos de codificación, etc. NOTA: dado que hay entornos como ISE que soportan Verilog pero no SystemVerilog, señalad dentro de un post que de lo que se va a tratar es SystemVerilog si es el caso.
    18 Temas
    52 Mensajes
    Último mensaje Re: Ejemplo de hola mundo - f…
    por macario Ver último mensaje
    08 Nov 2020, 19:14
  • Otros lenguajes HDL
    Handel-C, ABEL, SystemC, etc
    2 Temas
    6 Mensajes
    Último mensaje ¿Otro lenguaje de programació…
    por Subcritical Ver último mensaje
    03 Jun 2019, 07:42

¿Quién está conectado?

En total hay 16 usuarios conectados :: 1 registrado, 0 ocultos y 15 invitados (basados en usuarios activos en los últimos 5 minutos)
La mayor cantidad de usuarios identificados fue 118 el 11 May 2020, 21:20

Estadísticas

Mensajes totales 1453 • Temas totales 330 • Usuarios totales 308 • Nuestro usuario más reciente es duke_yusupov