ForoFPGA

Pues casi de sorpresa ha aparecido una implementación de la SNES con el código fuente disponible. Es para una Cyclone III así que debería caber en FPGAs más nuevas. Se puede sacar de aqui: https://github.com/srg320/FpgaSnes

Sorgelig va a ponerse a portarlo para la MiSTer en cuanto tenga un rato. Por los videos de youtube parece que va funcionando bastante bien.

https://www.youtube.com/watch?v=eyYawriH1cQ
https://www.youtube.com/watch?v=utPfWlOyGag

Más videos demostrando sus posibilidades:

Soporte DSP:
https://www.youtube.com/watch?v=bTyh4jQPKqA

Soporte CX4:
https://www.youtube.com/watch?v=nh7rs3kaoVE

Soporte SDD1:
https://www.youtube.com/watch?v=H9WVWyqP9uk

¿Esto cabría en un ZXDos o se pasa de rosca?

No cabe ni loco. No cabe ni en el Unamiga que es casi el doble que el ZXDOS. Necesita 55mil "LES", el UnAmiga tiene 22mil "LES", y el ZXDOS, en equivalencia, unos 15mil "LES", hacen falta tres ZXDOS o dos Unamiga para cubrirlo.

Es carne de Mister, está claro.

jepalza escribió: ↑

16 Nov 2018, 20:32

No cabe ni loco. No cabe ni en el Unamiga que es casi el doble que el ZXDOS. Necesita 55mil "LES", el UnAmiga tiene 22mil "LES", y el ZXDOS, en equivalencia, unos 15mil "LES", hacen falta tres ZXDOS o dos Unamiga para cubrirlo.

Pero la Cyclone III tiene LUTs de 4 entradas, y tanto UnAmiga como ZXDOS tienen LUTs de 6 entradas, lo que significa que en muchos casos, la lógica que en un Cyclone III necesita X LUTs, en ZXDOS o UnAmiga necesitarán menos LUTs. Una LUT de la Cyclone III implementa una función combinacional de 4 entradas y 1 salida. Si en la Cyclone III hubiera que implementar una función combinacional de 6 entradas y 1 salida, necesitarías 4 LUTs y un multiplexor 4:1 (quizás implementado con otra LUT). En la Cyclone IV o en la Spartan 6, la misma función gasta una LUT.

já testei o core snes na mister e para um core que ainda está em desenvolvimento... está muito bom

hice la prueba de meterlo en la Cyclone IV, y sobrepasa en 18mil celdas, o sea, que ocupa 40mil (la C-IV tiene 22mil) y curiosamente faltan módulos (uno llamado "SA1") y un reloj completo, que deshabilité ambos para poder compilar y probar.

Disculpar por mi desconocimiento de quartus ii, pero donde se puede encontrar información para entender lo que ocupa una compilación interpretando la sección de "Analysis & Synthesis".

Yo solo me preocupo del total consumido. Si miro los parciales, acabo atontado tratando de entenderlos. Me basta con el total que ocupa. Bueno, y el gasto de BRAM también es interesante.