Test de placa para UnAmiga.

Moderador: jepalza

antoniovillena
GAL
Mensajes: 72
Registrado: 17 Ago 2018, 10:09

Re: Test de placa para UnAmiga.

Mensaje por antoniovillena » 20 Dic 2018, 21:40

edgg escribió:
20 Dic 2018, 16:27
Pues te entendí mal y pensé que tenía que enchufar el teclado tendiendo presionado el botón 3,
ya había hecho el cambio de opciones de vídeo con las teclas 1,2 y 3; con la 1 y 2 la pantalla se queda en negro y con la opción 3 me da el error siguiente
Imagen

básicamente lo que me está diciendo es que la señal que me llega no es de 60Hz, de hecho me llega a 50Hz, pero en el monitor no tengo opción de cambiarla, por lo que me hace preguntarme, el modo 3 vga del core puede emitir a 50Hz, tiene que ver con las señales que sean Pal o Ntfs?, y podría cambiar yo la configuracion de alguna de las formas?

Muchas gracias Antonio!
Las opciones están en el pantallazo de arriba que puso McLeod 1->PAL, 2->NTSC y 3->VGA 60Hz. La señal VGA es de 60Hz. Por alguna razón tu monitor no te la reconoce. Es un simple core de test, si te funcionan otros cores por VGA yo no me complicaría más.

edgg
Veroboard
Mensajes: 4
Registrado: 18 Dic 2018, 21:39

Re: Test de placa para UnAmiga.

Mensaje por edgg » 22 Dic 2018, 00:48

Gracias Antonio!

Subcritical
GAL
Mensajes: 81
Registrado: 24 Ago 2018, 14:52

Re: Test de placa para UnAmiga.

Mensaje por Subcritical » 25 Abr 2019, 09:59

He añadido soporte para la placa terasic DE2_70, al ser un cyclone II he tenido que generar un reloj sin usar pll.

Adjunto fuentes de los ficheros modificados.
de2_70.zip
(10.02 KiB) Descargado 13 veces
Para el test spi, intento usar la siguientes lineas en el qsf :

Código: Seleccionar todo

# Flash
set_instance_assignment -name IO_STANDARD "3.3-V LVCMOS" -to flash_clk
set_instance_assignment -name IO_STANDARD "3.3-V LVCMOS" -to flash_cs_n
set_instance_assignment -name IO_STANDARD "3.3-V LVCMOS" -to flash_miso
set_instance_assignment -name IO_STANDARD "3.3-V LVCMOS" -to flash_mosi
set_location_assignment PIN_R9 -to flash_clk
set_location_assignment PIN_K9 -to flash_cs_n
set_location_assignment PIN_R8 -to flash_miso
set_location_assignment PIN_G7 -to flash_mosi

#set_global_assignment -name USE_CONFIGURATION_DEVICE ON
#set_global_assignment -name CYCLONEII_RESERVE_NCEO_AFTER_CONFIGURATION "USE AS PROGRAMMING PIN"
#set_global_assignment -name RESERVE_ASDO_AFTER_CONFIGURATION "AS INPUT TRI-STATED"
#set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -section_id Top

set_global_assignment -name ENABLE_OCT_DONE OFF
#set_global_assignment -name ENABLE_CONFIGURATION_PINS OFF
#set_global_assignment -name ENABLE_BOOT_SEL_PIN OFF
set_global_assignment -name USE_CONFIGURATION_DEVICE OFF
set_global_assignment -name CRC_ERROR_OPEN_DRAIN OFF
set_global_assignment -name RESERVE_ASDO_AFTER_CONFIGURATION "USE AS REGULAR IO"
set_global_assignment -name RESERVE_NCEO_AFTER_CONFIGURATION "USE AS REGULAR IO"
set_global_assignment -name RESERVE_DATA0_AFTER_CONFIGURATION "USE AS REGULAR IO"
set_global_assignment -name RESERVE_DATA1_AFTER_CONFIGURATION "USE AS REGULAR IO"
set_global_assignment -name RESERVE_FLASH_NCE_AFTER_CONFIGURATION "USE AS REGULAR IO"
set_global_assignment -name RESERVE_DCLK_AFTER_CONFIGURATION "USE AS REGULAR IO"
set_global_assignment -name OUTPUT_IO_TIMING_NEAR_END_VMEAS "HALF VCCIO" -rise
set_global_assignment -name OUTPUT_IO_TIMING_NEAR_END_VMEAS "HALF VCCIO" -fall
set_global_assignment -name OUTPUT_IO_TIMING_FAR_END_VMEAS "HALF SIGNAL SWING" -rise
set_global_assignment -name OUTPUT_IO_TIMING_FAR_END_VMEAS "HALF SIGNAL SWING" -fall
#set_global_assignment -name STRATIX_DEVICE_IO_STANDARD "3.3-V LVCMOS"

set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -section_id Top

Y me da los siguientes errores en el sintetizado:

Código: Seleccionar todo

Error (176310): Can't place multiple pins assigned to pin location Pin_G7 (IOC_X0_Y49_N0)
	Info (176311): Pin flash_mosi is assigned to pin location Pin_G7 (IOC_X0_Y49_N0)
	Info (176311): Pin ~ASDO~ is assigned to pin location Pin_G7 (IOC_X0_Y49_N0)
Error (176310): Can't place multiple pins assigned to pin location Pin_K9 (IOC_X0_Y49_N1)
	Info (176311): Pin flash_cs_n is assigned to pin location Pin_K9 (IOC_X0_Y49_N1)
	Info (176311): Pin ~nCSO~ is assigned to pin location Pin_K9 (IOC_X0_Y49_N1)
¿Se pueden poner esos pines para que después de configurada la FPGA esta pueda usarlos en un CycloneII?

Responder

Volver a “Otros cores / En preparación”