Se encontraron 80 coincidencias
- 19 Ago 2018, 20:28
- Foro: MSX2+ (alias MSX3, ocm)
- Tema: Core de MSX3 Turbo
- Respuestas: 19
- Vistas: 33637
Re: Core de MSX3 Turbo-r
Lo he estado probando un poquito. Basicamente hay dos comandos (diferentes pero que hacen lo mismo?) para cargar cartuchos ROM y ejecutarlos: - EXECROM por lo visto vale para cargar ROMs "sencillas", como las que te podrías encontrar para un MSX1. Por ejemplo, para cargar el cartucho del Road Fighte...
- 19 Ago 2018, 18:56
- Foro: Verilog / SystemVerilog
- Tema: Simulación de pines inout desde un testbench
- Respuestas: 4
- Vistas: 7411
Re: Simulación de pines inout desde un testbench
A ver si me aclaro con este tema, ya que hace tiempo que lo voy sorteando pero no acabo de aclararme. Alguien me puede explicar cómo se simula el valor de una entrada en un pin inout. Si se asigna a pelo bien da error cuando lo intentas simular, bien no te hace ni caso. Yo sorteo el tema utilizando...
- 19 Ago 2018, 18:54
- Foro: Preguntas y peticiones
- Tema: ¿Qué características tiene el ZXDOS?
- Respuestas: 4
- Vistas: 8226
Re: ¿Qué características tiene el ZXDOS?
¿Entiendo que la placa de la FPGA en genérica y se compra ya montada y después se le añaden los hats? PD: Por cierto que me acabo de dar cuenta que puse la pregunta en el foro que no era, habiendo uno de preguntas y peticiones del ZX-DOS. Bien visto! Te lo he movido a "Preguntas y peticiones" :) Cr...
- 17 Ago 2018, 23:26
- Foro: General
- Tema: FPGA para novatos
- Respuestas: 9
- Vistas: 16962
FPGA para novatos
Libro gratuito editado por Intel. En lo que al software se refiere, hablan algo sobre OpenCL para FPGAs. Requiere registrarse en su web y aceptar estos términos y condiciones: By submitting this form, you are confirming you are an adult 18 years or older and you agree to share your personal informat...
- 17 Ago 2018, 17:40
- Foro: Avisos
- Tema: ¡Comenzamos!
- Respuestas: 0
- Vistas: 3912
¡Comenzamos!
Pues eso, que ya está habilitado el foro. Si algo no funciona bien, por favor reportadlo en el foro "Sobre la web". Gracias!
- 16 Ago 2018, 02:01
- Foro: Otros lenguajes HDL
- Tema: Cosillas que hice hace muuuchos años en Handel-C
- Respuestas: 4
- Vistas: 8491
Re: Cosillas que hice hace muuuchos años en Handel-C
Si consigo algún que otro ciclo de reloj libre en mi tiempo, veré si es posible adaptar el entorno de desarrollo para que Handel-C pueda generar código (aunque no sea eficiente) para la Spartan 6. Si eso fuera posible, podría usarse con ZXUNO y ZXDOS
- 16 Ago 2018, 01:59
- Foro: Otros lenguajes HDL
- Tema: Cosillas que hice hace muuuchos años en Handel-C
- Respuestas: 4
- Vistas: 8491
Cosillas que hice hace muuuchos años en Handel-C
De hecho fue mi primer lenguaje de descripción (o programación en este caso?) para dispositivos con lógica programable. Lo aprendí en un curso en el CSIC en Madrid, en otoño del 2010. Este es uno de los ejercicios que hicimos durante el curso, trasladado a una placa FPGA mucho más barata que las de ...
- 15 Ago 2018, 13:46
- Foro: Verilog / SystemVerilog
- Tema: Crear módulos combinacionales con IF-ELSE incompletos de forma que no generen latches
- Respuestas: 0
- Vistas: 3542
Crear módulos combinacionales con IF-ELSE incompletos de forma que no generen latches
Esta es una traducción de un post/pregunta que hice hace ya tiempo en Stack Overflow. El texto original y las respuestas que me dieron están aquí: https://stackoverflow.com/q/20084928/3011009 Digamos que quiero escribir un módulo combinacional que usa 4 entradas y 3 salidas. Para modelar mi lógica, ...
- 15 Ago 2018, 12:36
- Foro: Verilog / SystemVerilog
- Tema: Asignar un valor "don't care" como salida en un módulo combinacional en Verilog
- Respuestas: 0
- Vistas: 3927
Asignar un valor "don't care" como salida en un módulo combinacional en Verilog
Esto es una traducción de un post que escribí hace tiempo en Stack Overflow. El post original, con los comentarios que suscitó, está aquí: https://stackoverflow.com/q/29451175/3011009 Supongamos que queremos diseñar un circuito combinacional que responda a la siguiente tabla de verdad: a b | s0 s1 s...
- 15 Ago 2018, 11:21
- Foro: General
- Tema: EDA playground: para hacer desarrollos rápidos en Verilog o VHDL desde un navegador web
- Respuestas: 0
- Vistas: 6077
EDA playground: para hacer desarrollos rápidos en Verilog o VHDL desde un navegador web
https://www.edaplayground.com Es un entorno de desarrollo en la nube, con varios tipos de sintetizadores y simuladores (iverilog, yosys, etc). Permite escribir en una ventana un diseño para ser sintetizado (en una suerte de circuito electrónico hecho a base de grafos) o para ser simulado mediante un...