Se encontraron 80 coincidencias
- 01 Sep 2018, 03:45
- Foro: General
- Tema: Módulos hardware para poder usar nuestras placas como si fueran entrenadoras
- Respuestas: 7
- Vistas: 15429
Módulos hardware para poder usar nuestras placas como si fueran entrenadoras
Una de las características más comunes de las llamadas placas "entrenadoras" de FPGA (es decir, las placas que se venden precisamente para poder practicar con FPGAs por parte de Digilent, Terasic, y otros) es que disponen de cantidad de sistemas sencillos de usar, tanto de entrada de datos (botonera...
- 01 Sep 2018, 02:55
- Foro: ZX Spectrum
- Tema: ¿El mismo core que el de ZX UNO?
- Respuestas: 4
- Vistas: 7647
Re: ¿El mismo core que el de ZX UNO?
De momento, es exactamente el mismo core que el hay en ZX-UNO. Por supuesto quiero aprovechar que hay más espacio para implementar más mejoras. Una que estoy sopesando es poder usar la gran cantidad de memoria disponible en la SDRAM para poder cargar ficheros PZX mayores.
- 31 Ago 2018, 21:25
- Foro: ISE
- Tema: Editor de esquematicos en ISE
- Respuestas: 6
- Vistas: 9692
Re: Editor de esquematicos en ISE
En otro testbench que es muy parecido a éste pondré cómo hacer que sea el propio testbench el que haga las comparaciones y nos avise si algo no concuerda. Pues aquí está: https://www.edaplayground.com/x/2_tX module test_compara_dos_modulos; reg clkcpu; reg reset_n; reg sltsel; reg [15:0] a; wire [7...
- 31 Ago 2018, 20:21
- Foro: Chips
- Tema: USB Blaster para Xilinx
- Respuestas: 10
- Vistas: 19400
Re: USB Blaster para Xilinx
El equivalente se llama "Xilinx JTAG adapter". Hay dos versiones: una muy barata que se conecta a un puerto paralelo del PC y que funciona con las versiones muy antiguas del ISE, y otra, la más usual hoy día, que va por USB. De estas últimas, en Aliexpress tienes versiones clónicas por poco más de 2...
- 31 Ago 2018, 19:58
- Foro: ISE
- Tema: Editor de esquematicos en ISE
- Respuestas: 6
- Vistas: 9692
Re: Editor de esquematicos en ISE
Y para rizar el rizo, aquí tienes un testbench para comprobar que ambas versiones del diseño producen el mismo resultado. No es un testbench para comprobar que el diseño se ajusta a lo que dice que es, porque no conozco muy bien la arquitectura de expansores y mappers del MSX, sino para comprobar qu...
- 31 Ago 2018, 16:41
- Foro: ISE
- Tema: Editor de esquematicos en ISE
- Respuestas: 6
- Vistas: 9692
Re: Editor de esquematicos en ISE
Lo anterior sería un código al nivel RTL (especificar señales y cómo se conectan unas a otras). Habitualmente se trabaja a nivel de comportamiento (se especifica cómo se comporta el circuito y se deja al sintetizador que infiera las señales adecuadas). Una versión, para mi gusto más elegante y proba...
- 31 Ago 2018, 15:14
- Foro: ISE
- Tema: Editor de esquematicos en ISE
- Respuestas: 6
- Vistas: 9692
Re: Editor de esquematicos en ISE
El esquema que has puesto no es complejo, y poder se puede hacer con el editor de esquemáticos. Lo que pasa es que el editor no tiene circuitos estándar TTL, así que algunos tienes que "inventártelos" tú en base a las primitivas que te dan. De todas formas, te doy una posible implementación en Veril...
- 27 Ago 2018, 12:43
- Foro: Otros cores / En preparación
- Tema: Test de placa para UnAmiga.
- Respuestas: 12
- Vistas: 21408
Test de placa para UnAmiga.
Es un port del mismo core de testeo que se escribió para el ZX-UNO en su momento. Muestra en pantalla (si funciona) la siguiente información: Estado del test de SDRAM (testeo hecho a 100 MHz y CAS LATENCY=2). El test es parecido al que hace el Spectrum. Primero se escribe un valor de 16 bits en toda...
- 26 Ago 2018, 16:22
- Foro: Otros cores / En preparación
- Tema: Jupiter ACE para UnAmiga
- Respuestas: 2
- Vistas: 5496
Jupiter ACE para UnAmiga
Más un ejercicio de cómo usar el Quartus que otra cosa, ya que en UnAmiga, al no haber entrada de cassette, no puedes cargar juegos. No existe, que yo sepa, ninguna cosa estilo DivMMC para Jupiter ACE, así que la única utilidad de este core es para aquellos que quieran darle un poquito al Forth. Arr...
- 26 Ago 2018, 03:36
- Foro: Verilog / SystemVerilog
- Tema: El fantasmita rebotando, en Verilog (y ejercicios para quien se atreva a hacerlos)
- Respuestas: 9
- Vistas: 12810
Re: El fantasmita rebotando, en Verilog (y ejercicios para quien se atreva a hacerlos)
Hoy ya se me fue el tiempo. Lo que sí he podido hacer es actualizar el .ZIP del proyecto e incluir al UnAmiga.