ForoFPGA

Si no me equivoco, creo que no está activado el traductor de google en la web (como en la del ZX-Uno) que ayuda a entender los mensajes en otros idiomas que desconocemos. ¿Es posible activarlo? siempre y cuando no sea muy complicado ni un inconveniente para quien se encargue de la web. No está acti...

Pues pensaba que estos lenguajes de programación eran más estandarizados, y sin diferencias de "personalizaciones" entre marcas. Es bueno saberlo. Las únicas "personalizaciones" que tiene Verilog, hasta donde yo sé, es en las tareas del sistema que se hayan implementado y si han puesto alguna "cust...

De hecho, es muy diferente cómo se trata el tema de las partes izquierdas en varios always o en uno solo. Por ejemplo: reg a; always @* begin a = b & c; a = ~c; end Este always, al usar asignaciones bloqueantes, está diciendo que primero se hace el "a = b & c", y luego el "a = ~c"` con lo que en rea...

Supongo que no es problema que haya varios always @* begin dentro de un mismo módulo que hagan referencia a un mismo reg, o sí? Si la referencia es en la parte derecha de una asignación, no; no es problema. Si la referencia es en la parte izquierda, SI es un problema. La síntesis te dará el error d...

always @* se usa para crear un bloque combinacional, hecho con puertas lógicas, sin memoria, sin flipflops. Por ejemplo, sumadores, comparadores, multiplexores, decos, cosas así. Las variables que son destinos de asignaciones en este tipo de bloques son señales (hilos), aunque en Verilog se definan...

En cuanto al hardware de la placa base en sí, es "open" en el sentido de que los esquemáticos están disponibles en formato PDF por parte del fabricante, se pueden leer, y se pueden rehacer. No tenemos los fuentes de esos esquemáticos en formato Protel, pero a mi particularmente prefiero tener los PD...

Lo que sí puedo decir (en lo que a mi se refiere) es que todo lo que haga, adaptado o nuevo, no será CC, sino GPL. Creo que la GPL es más adecuada al espíritu del proyecto, tanto éste como el ZX-UNO. Si en aquella ocasión elegimos CC fue más por desconocimiento que por otra cosa.

La siguiente explicación usa únicamente herramientas libres y multiplataforma. Para recrearlo por vuestra cuenta necesitareis instalar: - Icarus Verilog. http://iverilog.icarus.com/ - GTKWave. http://gtkwave.sourceforge.net/ - Imagemagick. https://www.imagemagick.org/script/download.php (en los coma...

¿No es mejor usar un USB blaster? Es mucho más barato, sale por 3 euros. Yo lo uso con el programa libre URJTAG y funciona perfectamente. Que yo sepa, no te va a valer con todos los chips de Xilinx, sólo con aquellos que tenga soporte. URJTAG. Antonio tenía problemas en Windows con chips de la fami...

neuro_999 escribió: ↑

01 Sep 2018, 08:01

Joder que pasada.
Entiendo que el modulo se "pinta" encima de la pantalla del core que estamos depurando como si un osd se tratara?.

Exacto.

neuro_999 escribió: ↑

01 Sep 2018, 08:01

Cuanta memoria se come el font?

El font usa 128 bytes (16 caracteres de 8x8 pixeles).