ForoFPGA

Primero de todo, feliz navidad al foro. Antes de ayer por la noche, buscando en l'Internec otra cosa relacionada con el Cyclone V, me salió esto: https://www.arrow.com/en/products/sockit/arrow-development-tools Esa placa es esta: https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&Ca...

Tengo hecho un ejemplo de Blink en el que meto el clock de 100 Mhz que viene del HPS a la entrada de un PLL y saco un reloj de 3.546910 Mhz (yo pido uno de 3.546900, así que no está mal) con el que hago parpadear los LEDs de WiFi y BT, uno al ritmo del clock del PLL y otro al ritmo del FLASH del Spe...

Como soy un novato en estas lides, desconozco la problemática de solo tener 3 relojes (realmente, no tienes ninguno directo, todos vienen desde el HPS). Pensaba que se pueden usar PLLs o incluso divisores sencillos si las frecuencias cuadran. ¿Qué problema hay en usar PLLs?. La verdad es que, tenien...

Para empezar, diré que nunca antes había tenido o programado una FPGA de ninguna clase, así que para mí esto es bastante complicado, siendo generosos. En el manual tenemos descritos los 3 relojes que hay, basados el reloj principal, el de periféricos y el de la SDRAM. Mi falta de experiencia en esta...

Esta tarde creemos haber descubierto un "problemilla" con esta placa, quizá habría de ser confirmado por alguien más. Se trata de que, aunque la placa tiene 3 relojes, 2x25Mhz y uno a 24 Mhz (USB), no hay ningún reloj que entre directamente a la FPGA. El rbf que carga al arrancar, tiene los fuentes ...