Se encontraron 80 coincidencias
- 21 Ago 2018, 16:23
- Foro: Avisos
- Tema: Soporte para Tapatalk activado
- Respuestas: 0
- Vistas: 4551
Soporte para Tapatalk activado
Enviado desde mi iPhone utilizando Tapatalk
- 21 Ago 2018, 13:17
- Foro: Verilog / SystemVerilog
- Tema: Simulación de pines inout desde un testbench
- Respuestas: 4
- Vistas: 8158
Re: Simulación de pines inout desde un testbench
Un ejemplo de testbench para esta RAM (imitando un poco la forma en la que el la ROM del ZX Spectrum chequea la RAM al principio): https://www.edaplayground.com/x/2yv9 Fíjate que el truco está en que aquello a lo que conectes un puerto inout sea siempre un wire, y nunca un reg, y que este wire (dato...
- 21 Ago 2018, 12:45
- Foro: Verilog / SystemVerilog
- Tema: Simulación de pines inout desde un testbench
- Respuestas: 4
- Vistas: 8158
Re: Simulación de pines inout desde un testbench
Entonces, lo que tú quieres es un módulo que permita simular una RAM, tal como una 62256 (creo que es la que usas, no?) de 32K x 8, y con pines de entrada/salida, de forma que la puedas incorporar a tu simulación, no? A ver si esto te vale: module ram_62256 ( input wire [14:0] a, input wire cs_n, in...
- 20 Ago 2018, 16:38
- Foro: Verilog / SystemVerilog
- Tema: ¿A qué se traduce "output logic" en este código?
- Respuestas: 4
- Vistas: 7916
Re: ¿A qué se traduce "output logic" en este código?
En SystemVerilog, para acabar con la confusión (la hay? yo no me confundo, la verdad) entre wire y reg, o entre reg combinacional y reg secuencial, crearon el "logic" (que realmente no sé si contribuye más a la confusión o no...) Pero entonces no me acaba de quedar claro qué es el "output logic" en...
- 20 Ago 2018, 16:27
- Foro: MSX2+ (alias MSX3, ocm)
- Tema: Core de MSX3 Turbo
- Respuestas: 19
- Vistas: 35816
Re: Core de MSX3 Turbo-r
Buenas. No quiero que este primer mensaje mío, sea malinterpretado como que soy un aguafiestas, pero creo que es necesario advertir de un par de inexactitudes en este post. ;) Primero. Nunca se ha llegado a definir oficialmente un MSX3, de forma que no es correcto llamarlo así. Supongo que este cor...
- 20 Ago 2018, 14:52
- Foro: Preguntas y peticiones
- Tema: Ghost 'n' goblins, Factible?
- Respuestas: 8
- Vistas: 12844
Re: Ghost 'n' goblins, Factible?
Muchas gracias! Jotego ya comentó que en el ZXUNO no cabe. Uno de los chips es un chip de sonido FM, que se lleva un montón de espacio él solito. En el UnAmiga debería caber "cómodo", y la verdad sería un puntazo tenerlo (en UnAmiga o donde sea, vamos)
- 20 Ago 2018, 14:46
- Foro: Verilog / SystemVerilog
- Tema: ¿A qué se traduce "output logic" en este código?
- Respuestas: 4
- Vistas: 7916
Re: ¿A qué se traduce "output logic" en este código?
Neuro, lo que estás definiendo ahí es una memoria de doble puerto, con un puerto de escritura y otro de lectura. Cuando pases el sintetizador, sería conveniente que "ram" es realmente detectada como una memoria de tipo Block RAM con dos puertos. Como no lo haga y te lo sintetice con LUTs, puedes per...
- 20 Ago 2018, 14:43
- Foro: Verilog / SystemVerilog
- Tema: ¿A qué se traduce "output logic" en este código?
- Respuestas: 4
- Vistas: 7916
¿A qué se traduce "output logic" en este código?
Pregunta de Neuro_999 en el Telegram: Como puedo poner eso en verilog? Q me casca y estaba con el de nes para ponerlo en rgb vga :grin: El output logic ese no lo traga outputlogic.jpg Respuesta rápida: es un output reg Respuesta menos rápida: fíjate que q, que es la salida que te interesa, es asigna...
- 20 Ago 2018, 13:40
- Foro: MSX2+ (alias MSX3, ocm)
- Tema: Core de MSX3 Turbo
- Respuestas: 19
- Vistas: 35816
- 20 Ago 2018, 03:00
- Foro: Preguntas y peticiones
- Tema: Ghost 'n' goblins, Factible?
- Respuestas: 8
- Vistas: 12844
Ghost 'n' goblins, Factible?
Usando el core de jotego. ¿ Cabría en la LX16 ?
https://github.com/jotego/jt_gng
https://github.com/jotego/jt_gng