Fecha actual 22 Mar 2019, 23:56

  • Temas
    Mensajes
    Último mensaje
  • Temas
    Mensajes
    Último mensaje
  • Temas
    Mensajes
    Último mensaje
  • Temas
    Mensajes
    Último mensaje
  • Temas
    Mensajes
    Último mensaje
  • General
    Temas de diseño con HDL que no dependen de un lenguaje en particular, o que pueden aplicarse a cualquier lenguaje (diseño óptimo de FSM, optimizaciones para facilitar el timing closure, etc). Si hay que poner algún ejemplo podrá usarse VHDL o Verilog (o idealmente, el mismo ejemplo en ambos lenguajes)
    9 Temas
    54 Mensajes
    Último mensaje Lista de proyectos que usan F…
    por Subcritical Ver último mensaje
    11 Mar 2019, 10:37
  • VHDL
    Diseño HDL con este lenguaje. Entidades y testbenchs. Estilo de codificación. Trucos, etc,
    0 Temas
    0 Mensajes
    No hay mensajes
     
  • Verilog / SystemVerilog
    Diseño HDL con este lenguaje. Módulos y testbenchs. Estilos y trucos de codificación, etc. NOTA: dado que hay entornos como ISE que soportan Verilog pero no SystemVerilog, señalad dentro de un post que de lo que se va a tratar es SystemVerilog si es el caso.
    16 Temas
    46 Mensajes
    Último mensaje Re: Leer en verilog de un bus…
    por ukamak Ver último mensaje
    11 Mar 2019, 13:45
  • Otros lenguajes HDL
    Handel-C, ABEL, SystemC, etc
    1 Temas
    5 Mensajes
    Último mensaje Re: Cosillas que hice hace mu…
    por Hark0 Ver último mensaje
    30 Ago 2018, 20:39

¿Quién está conectado?

En total hay 3 usuarios conectados :: 1 registrado, 0 ocultos y 2 invitados (basados en usuarios activos en los últimos 5 minutos)
La mayor cantidad de usuarios identificados fue 32 el 31 Ago 2018, 17:01

Estadísticas

Mensajes totales 1051 • Temas totales 226 • Usuarios totales 150 • Nuestro usuario más reciente es invertigo